بهینه سازی مدارات اسنابر برجهای تریستوری در مبدلهای DC رضا قندهاری ، عباس شولائی چکیده در این مقاله مدارات اسنابر برجهای تریستوری در مبدلهای HVDC براساس محدودیتهای ولتاژی و جریانی به گونه‌ای طراحی می‌شوند که تلفات این مدارها حداقل گردد. این کار با توجه به مقدار بار ذخیره شده در تریستورهای برج و یافتن جریان بازیافتی عبوری از سیستم امکانپذیر است. اضافه ولتاژ ناشی از تخلیه بار ذخیره شده در مدار کموتاسیون مبدلها ، در لحظه خاموش شدن ، توسط اسنابر دو سر برج تریستوری محدود می‌گردد و مقدار پیک آن با انتخاب مقاومت و خازن مناسب ، حداقل می‌گردد. همچنین اضافه ولتاژ ناشی از عدم همزمانی تریستورها در لحظات روشن و خاموش شدن به وسیله خازن مدار اسنابر دو سر تریستورهای برج محدود می‌شود. بدین منظور یک روش عددی تکراری با در نظر گرفتن محدودیتهای ولتاژ و جریان و با هدف حداقل کردن تلفات برای یافتن مقدار بهینه شده خازن و مقاومت مدار اسنابر ، ارائه شده است. در آخر نتایج شبیه سازیها و آزمایشات با مقادیر بهینه بدست آمده مقایسه شده‌اند. |